提示：点击上方"行业研究报告"，关注本号。

来源：国信证券

CMP 是集成电路制造关键制程，抛光垫是核心耗材

平坦化要求日趋复杂，CMP 为集成电路制造关键制程

CMP 全称为 Chemical Mechanical Polishing，即化学机械抛光，是普通抛光技术 的高端升级版本。集成电路制造过程好比建房子，每搭建一层楼层都需要让楼层足 够水平齐整，才能在其上方继续搭建另一层楼，否则楼面就会高低不平，影响整体 可靠性，而这个使楼层整体平整的技术在集成电路中制造中用的就是化学机械抛光 技术。

CMP 是通过纳米级粒子的物理研磨作用与抛光液的化学腐蚀作用的有机结合，对 集成电路器件表面进行平滑处理，并使之高度平整的工艺技术。当前集成电路中主 要是通过 CMP 工艺，对晶圆表面进行精度打磨，并可到达全局平整落差100A。~1000A。（相当于原子级 10~100nm）超高平整度。而未经平坦化处理，晶片起伏 随着层数增多变得更为明显，同层金属薄膜由于厚度不均导致电阻值不同，引起电 致迁移造成电路短路。起伏不平的晶片表面还会使得光刻时无法准确对焦，导致线 宽控制失效，严重限制了布线层数，降低集成电路的使用性能。

摩尔定律下，代工制程节点不断缩小，布线层数持续增加，CMP 成为关键制程。1991 年IBM 公司首次成功地将CMP 技术应用到动态随机存储器的生产以来，随 着半导体工业踏着摩尔定律的节奏快速发展，芯片的特征尺寸持续缩小，已发 展至 5~7nm。CMP 已成功用于集成电路中的半导体晶圆表面的平面化。根据不同 工艺制程和技术节点的要求，每一片晶圆在生产过程中都会经历几道甚至几十道的 CMP 抛光工艺步骤。

随着特征尺寸的缩小，以及布线层数增长，对晶圆平坦化精度要求不断增高， 普通的化学抛光和机械抛光难以满足在当前集成电路 nm 级的精度要求，特别 是目前对于 0.35um 制程及以下的器件必须进行全局平坦化，CMP 技术能够全 局平坦化、去除表面缺陷、改善金属台阶覆盖及其相关可靠性，从而成为目前 最有效的抛光工艺。

CMP 主要运用在在单晶硅片抛光及多层布线金属互连结构工艺中的层间平坦 化。集成电路制造需要在单晶硅片上执行一系列的物理和化学操作，同时随着 器件特征尺寸的缩小，需要更多的生产工序，其中 90nm 以下的制程生产工艺 均在 400 个工序以上。就抛光工艺而言，不同制程的产品需要不同的抛光流程， 28nm制程需要12~13次CMP，进入10nm制程后CMP次数将翻倍，达到25~30 次。

单晶硅片：硅片在经历拉晶、切割和研磨之后，需要进行通过化学腐蚀减薄，此 时粗糙度达到 10~20um 左右，再进行一系列粗抛光、细抛光、精抛光等步骤， 可将粗糙度控制在几十个 nm 以内，这样表面才可以达到集成电路的要求。

多层金属布线层：集成电路元件采用多层立体布线后，光刻工艺中对解析度和 焦点深度（景深）的限制越来越高，因此需要刻蚀的每一层都需要有很高的全 局平整度，即要求保证每层全局平坦化，通常要求每层的全局平整度不大于特 征尺寸的 2/3。12 寸大硅片在加工过程中出现的非均匀效应、翘曲形变效应，使 得CMP 工艺在解决平坦化问题上尤为重要。多层布线条件下，任何一层导线和绝 缘介质的厚度变化都会影响整颗芯片的电学稳定性，只有在 CMP 工艺下才能将其 厚度变化控制在纳米级别范围。同时，CMP 可以免除由于介质层台阶所需的过曝 光、过显影、过刻蚀，在一定程度上减少了缺陷密度、提高了制程良率。

CMP 平坦化工艺使用的环节包括：氧化硅薄膜、层间绝缘膜（ILD）、浅沟槽隔 离（STI）、多晶硅和金属膜（如 Al，Cu）等。

CMP 技术最早使用在氧化硅抛光中，是用来进行层间介质（ILD）的全局平坦 的，在半导体进入 0.35μm 节点之后，CMP 更广泛地应用在金属钨、铜、多 晶硅等的平坦化工艺中。随着金属布线层数的增多，需要进行 CMP 抛光的步 骤也越多。下文举例说明集中 CMP 工艺的不同特点：

氧化硅薄膜的 CMP：氧化硅多应用于做绝缘膜或隔离层，因此氧化硅层的平整度 将影响往后数层的制造、导线的连接及定位的工作。通常氧化硅层多以 CVD（化 学汽相沉积）的方法沉积，因此会有过多的堆积层需要以CMP 的方式去除，此过 程没有明显的停止终点，以去除薄膜的厚度为标准，只需达到平整度要求即可。

层间绝缘膜的 CMP：在层间绝缘膜的平整化方面，抛光对象有电浆辅助化学汽相 沉积膜、硼磷硅玻璃及热氧化膜等。每一种对象的CMP 抛光条件都随着抛光液种 类、抛光压力与抛光时间而有所不同。在对不同特性的绝缘膜抛光时，大多以监测抛光终点来判定完成与否。

浅沟槽隔离的 CMP：在硅晶片上经蚀刻形成沟槽后，利用 CVD 方式沉积氧化硅 膜，再用CMP 去除未埋入沟槽中的氧化硅膜，并以抛光速度相对缓慢的（如氮化 硅膜）作为CMP 的抛光停止层即终点，此时沟槽内的氧化硅即成为电路中的绝缘 体膜。

多晶硅的 CMP：将 STI 过程的沟槽加深，以 CVD 方式沉积氧化硅或氮化硅后， 再以多晶硅作为堆积材料，用 CMP 去除深沟外多余的多晶硅，并以在硅晶片上及 沟槽内长成的氧化硅或氮化硅膜作为 CMP 的抛光停止层即终点，此方法常见于沟 槽电容的制造过程中。

金属膜的 CMP：在半导体工艺中常用作导线的金属有铝、钨、铜，CMP 除了能将 金属导线平整化以外，还能制作（两层电路）导线间连接的“接触窗”，即在两层 电路间的绝缘膜上蚀刻出接触窗的凹槽，再以 CVD 方式将用作导线材料的金属沉 积其中，最后再以 CMP 去除多余的金属层。

抛光垫决定 CMP 基础效果，重要性持续提升

CMP 主要由抛光垫、抛光液、调节器等部分组成。化学机械抛光技术是化学作用 和机械作用相结合的组合技术，旋转的晶圆以一定的压力压在旋转的抛光垫上，抛 光液在晶圆与抛光垫之间流动，并产生化学反应。晶圆表面形成的化学反应物由漂 浮在抛光液中的磨粒通过机械作用将这层氧化薄膜去除，在化学成膜和机械去膜的 交替过程中实现超精密表面加工。

从价值量占比可以看到，CMP 材料是芯片制造的核心耗材，占芯片制造成本约 7%，其中抛光垫价值量占 CMP 耗材的 33%左右。拆解晶圆制造成本进行，CMP 材料占比较大，约为 6.7%。价值量与光刻胶相近。其中抛光液和抛光垫是最核 心的材料，占比分别为 49%和 33%。

抛光垫决定了 CMP工艺的基础抛光效果，并结合设备操作过程、硅片、抛光液等 因素，共同影响 CMP抛光结果和效率。我们一般从平均磨除率、平整度和均匀性、 选择比和表面缺陷四个维度来评判抛光效果。为了更好控制抛光过程，需要详细了 解CMP 系统中参数所起的作用以及它们之间微妙的交互作用。其中，抛光垫的物 理化学等性能在 CMP 工艺中发挥了重要的作用。

抛光垫的自身硬度、刚性、可压缩性等机械物理性能对抛光质量、材料去除率 和抛光垫的寿命有着明显的影响。抛光垫的硬度决定了其保持形状精度的能力。采用硬质抛光垫可获得较好工件表面的平面度, 软质抛光垫可获得加工变质层 和表面粗糙度都很小的抛光表面。抛光垫的可压缩性决定抛光过程抛光垫与工 件表面的贴合程度, 从而影响材料去除率和表面平坦化程度。可压缩性大的抛 光垫与工件的贴合面积小, 材料去除率高。

目前最新趋势，国际先进厂家在 3D-Nand 等更高要求的生产环节中应用固定研 磨颗粒的抛光垫，其产品融合了原本存在于抛光液的抛光颗粒，显现抛光垫重 要性进一步提高。

CMP 抛光垫具有技术、专利、客户体系等较高行业壁垒

CMP 抛光垫具有较高技术要求、持续较大资金投入、核心客户认证体系是主要 进入壁垒。对于行业现有龙头企业而言，为了打击后发企业的竞争优势，往往 会发挥市场垄断支配地位，通过采取差异性定价策略锁定下游晶圆厂的长期合 同，从而建立自身的行业护城河。

抛光垫是 CMP 工艺中重要耗材。聚胺脂有像海绵一样的机械特性和多孔吸水 特性，具有良好的耐磨性、较高的抛光效率, 在集成电路晶圆的 CMP 中应用 非常广泛。主要型号有 IC1000、IC1400、IC2000、SUBAIV 等，其中 IC1000 和 SUBAIV 是用得最广的。抛光垫表面包括一定密度的微凸峰，也有许多微孔， 不仅可以去除硅片表面材料，而且还起到存储和运输抛光液、排除抛光过程产 物的作用。垫上有时开有可视窗，便于线上检测。抛光垫是 CMP 工艺中重要 的耗材，同时需要定时整修。

国产抛光垫最大的痛点之一在于专利技术积累较浅。

日本、美国在抛光垫领域技术积累较厚实，中国排名第 5。据《集成电路制造 业用高分子聚合物抛光垫专利分析》一文统计，截至 2017 年，在全球 2918 个 专利中，有效专利约 1511 个，而其中日本有效专利占比达 41%，美国有效专 利占比达 33%，分别位居第一第二，中国近年来有所提升，有效专利数占比达 16%。

海外抛光垫龙头企业罗门哈斯（被陶氏收购）拥有较多和 CMP PAD 相关的高 质量及基础专利。截止 2017 年 9 于月，通过代表专利质量指标的引用次数指 标显现，罗门哈斯的专利被引用次数在全球范围内所有申请人中最多，达 451 次，其总计拥有 201 个抛光垫的设计和制造方面的专利族，154 个抛光垫在抛 光方面的应用专利，123 个抛光层方面的专利族，8 个抛光垫表面的专利族。

陶氏 2009 年收购罗门哈斯后，进一步巩固了抛光垫市场份额。预估目前陶氏 20英寸抛光垫占据国内85%左右的市场份额，30英寸抛光垫的市占率则更高。国内企业在化学机械抛光领域起步较晚，仅有以鼎龙股份为代表的企业少量生 产中低端产品。

国内抛光垫领先企业鼎龙股份，2019 年共拥有专利 555 项，其中抛光垫制造 及工艺相关发明及创新有效专利约 54 项，与海外企业具有一定差距。

以主要应用在 300mm 晶圆方面的开窗口的抛光垫为例，专利被美国应用材料 公司占有，国内仅陶氏获得授权生产及销售。而鼎龙为代表国内厂商从无窗口 200mm 抛光垫入手，依靠成本优势和优质服务来开拓市场，进而积累技术水平 向高端领域进军。

二、从技术壁垒上看，抛光垫技术难点在需要持续试错，找到合适材料配方、 稳定制作工艺及设计图案，从而获得较好的、稳定的抛光速率和抛光效果。

企业研究 CMP 耗材时间成本较高，可能需要较长时间来试错摸索工艺指标、 产品配方等对物理参数及性能的影响结果，形成较深的 Knowhow 壁垒。

以抛光垫为例，由于抛光垫通常物理指标包含硬度、刚性、韧性、弹性模量、 剪切模量、密度、可压缩性等各项机械指标，综合影响抛光效果，而如果结合 考虑材料选择、温度选择、固化时长、搅拌时长等工艺步骤控制，按照三元变 量简单推算其理论方案可能性至少在数万次至数百万次试验级别，因此对于企 业而言需要较长时间来试错摸索工艺指标、产品配方等对物理参数及性能的影 响结果。

衡量抛光垫性能指标有较多，各项物理指标综合影响抛光效果，其中相对关键 的指标在于孔隙率、孔隙均匀性等，其对抛光垫的各项物理性能指标及批次一 致性影响程度较大。衡量抛光垫的技术指标主要包含硬度、刚性、韧性、弹性 模量剪切模量、密度、可压缩性等机械物理性能。而其中由于抛光垫在材料配 方一定的情况下，孔隙生成的密度和均匀性包含物理、化学及热处理等将直接 影响各项抛光垫的物理指标。

目前孔隙生成方式包括惰性气体成孔、预聚物和糖类物质反应成孔等。但其具 体生产工艺控制、化学材料选择、配方配比、图形设计等涉及大量 Knowhow。

由于涉及到设计及工艺需要企业长期的实践和摸索，抛光垫各系列产品参数及 稳定性需要长期积累。

举例来，对比 IC1000 和 IC1010，可以看到，不同孔隙率，硬度，粗糙度均对 抛光效果产生不同影响，同时配合沟槽调整综合调整抛光效果。

对比 IC1000 和 IC1010 两种规格的抛光垫，两种抛光垫表面的微孔直径都在 40um 左右，其他物理化学参数大多相似，其中 IC1000的孔隙率为48%， IC1010 的孔隙率为 61.4%。

比较显现，抛光垫的孔隙率越高和粗糙度越大，其携带抛光液的能力越强。抛 光垫越粗糙，则材料去除率增大，这是因为表面粗糙度高的抛光垫与工件表面 的接触面积减小, 而且粗糙的抛光垫表面可储存更多的抛光液, 因此作用在单 颗磨粒上的力增大, 单颗磨粒的去除材料体积增大。抛光垫使用后会产生变形， 表面变得光滑，孔隙减少和被堵塞，使抛光速率下降，必须进行修整来恢复其 粗糙度，改善传输抛光液的能力，一般采用钻石修整器修整。

抛光垫的沟槽图形设计，也是影响抛光性能的核心指标。抛光垫沟槽的设计影 响着抛光垫储存、运送抛光液的能力和表面局部应力梯度。抛光垫表面结构有 平整型和带有不同沟槽型的。

抛光垫表面适度开槽后,储存、运送抛光液的能力显著增强,磨料分布更均匀、工 件表面剪切应力高，因此抛光效率和质量都得到提高。抛光垫表面上的槽本身 起着类似于均匀分布磨粒的作用,它通过增加剪切应力保证材料去除率。抛光垫表面沟槽形式(平行与垂直交叉型或同心环形)、沟槽形状(V 型、U 型或楔型)、 沟槽方向以及沟槽尺寸(深度、宽度和间距)等对磨料的分布和流动、抛光垫的寿 命有着显著的影响。抛光垫沟槽的宽度要适度,太小体现不出开槽效果,太大会使 得抛光效率变小,晶片的粗糙度也变差。抛光垫沟槽的深度对于抛光效果则没有 明显的影响。

第三，核心客户认证体系壁垒较高

核心客户认证体系壁垒较高，主要由于抛光垫对芯片良率影响较大，但成本占 比较相对较低，在稳定而成熟的 FAB 厂中，为确保芯片良率，一般很少替换原 有稳定的供应商。半导体 Fab 厂具有资本密集和技术密集的属性，对于上游半 导体原材料的稳定性和良品率有极高的要求，因此对于原材料供应商认证门槛 极高、认证周期较长。目前在半导体产业链安全可控的大环境下，国内厂商速 度加快，验证周期缩短到半年左右。

海外龙头基本垄断全球抛光垫市场

抛光垫行业集中较高，被海外龙头高度垄断

CMP 抛光垫行业集中度极高。目前全球 CMP 抛光垫市场格局主要被 Dow、 Cabot、Thomas West 等外资厂商垄断，前 5 大公司垄断约 90%市场份额。国 内厂商在 CMP 抛光垫领域具有较为广阔的替代空间。

Dow 垄断中国近 90%的 CMP 抛光垫市场供给，是国产替代的主要对象。Dow 是一家全球领先的化学公司，其 CMP 抛光垫业务来源于对 Rodel 的并购。Dow 侧重 CMP 本身机理研究，改进抛光机制和抛光垫参数，并根据客户的实际需 求从应用层面对现有产品进行改良，目前有多种型号 CMP 抛光垫供应亚太、 欧洲和北美市场。2005 年 Dow 开始布局亚太地区，2008 年全线投产，是 CMP 抛光垫领域的绝对龙头。

契机已来，国内晶圆制造崛起，将重塑国产半导体产业链

未来 3-5 国内晶圆制造产能将翻番，国内半导体产业链上下游迎来重要契机。 根据我们对于大陆区域晶圆制造的全面梳理，目前大概有 54 个运营主体，共计94 个晶圆厂或产线项目，目前产能平稳运行的有 17 个晶圆厂及产线项目，正在产能 爬坡的有 37 个，未来 3-6 个试生产的11 个，正在项目基础建设的9 个，另外正 在规划的约 11 个。

截止 2019年底，思想研究院统计我国12 英寸晶圆制造厂装机产能约90 万片/月， 较2018 年增长 50%；8 英寸晶圆制造厂装机产能约100 万片/月，较2018 年增长 10%；6 英寸晶圆制造厂装机产能约 230 万片/月，较 2018 年增长 15%。

根据当前 94 个晶圆厂项目规划及目标总计，预计至2024 年，大陆区域12 英寸目 标产能达 273.0 万片/月，相比2019 年增长超过 2 倍，8 英寸目标产能达 187 万片 /月，相比 2019 年增长 90%。若这些晶圆厂如期达到产能目标，将大幅拉动对国 产半导体设备和材料的需求。

具体项目来看，中芯国际、华虹宏力、粤芯半导体、长江存储、合肥长鑫、武汉新 芯、福建晋华等各重点厂商均新建多条产线并大幅新增产能达2 倍以上。晶圆制造 厂产品主要包括两大方向，一方面为主攻先进制程代工和特色工艺的晶圆厂，包括 中芯国际、华虹、粤芯等；另一方向主要是以存储晶圆制造为主攻方向的晶圆厂， 包括长江存储、合肥长鑫、福建晋华、武汉新芯等。

广州粤芯成立于 2017 年12 月，是国内第一座以虚拟IDM (Virtual IDM) 为营运策 略的 12 英寸芯片厂，一期已于 19 年底投产，并规划二期，目标总产能达 4 万片/ 月。

长江存储是国内投资闪存(NAND FLASH)产能的大厂，也是大基金重点投资项目，2023 年底目标产能为 30 万片/月。目前长江存储产能迅速提升，2019 年底产能已 达到 2 万片/月，2020H1 向 5 万片推进，公司已在2020 年1 月开启招标活动。长 江存储在储备 64 层 Xtacking Nand Flash 技术布局后，将跳过 96 层，直接推进 128 层堆栈。

合肥长鑫主要为 DRAM 存储器的 12 寸晶圆厂，预计未来 3 年总产能目标为 12.5 万片/月，并分为三个阶段执行。第一阶段目标产能 4 万片/月（当前 2 万片），预 计到 20 年 Q1 达到 4 万片，为19nm 工艺芯片。合肥长鑫的8Gb DDR4 已经通过 多个国内外大客户验证，预计今年底正式交付。

DRAM 大厂福建晋华，原本已达产能 6 万片，整体目标产能 24 万/月，近期由于 受到美国起诉和禁售，目前整体运营受到一定影响。

武汉新芯目前拥有 1.2 万片/月的代码型闪存和 1.5 万片/月的背照式图像传感器的 生产能力。未来计划扩产到 7 万片/月。

替代开启，抛光垫国产化开启主成长周期

贸易争端加剧，国内 CMP 材料企业抓住国产替代良机。18 年中兴事件、19 年华 为被禁等，极大地推动半导体产业链国产化进程。以中芯国际为代表的国内下游晶 圆制造厂商为了产业链安全可控，在半导体材料方面给予了国内企业更多的机会。由于集成电路设备和原材料具有较高的技术要求和较长的认证门槛，CMP 抛光垫的国产化进程只能采取循序渐进的过程，从小批量送样开始，逐步过渡到大批量替 代，从而完成全部的国产化过程。

随着晶圆厂产能增长，预计至2023年CMP抛光垫全球市场规模约9.9亿美金， 其中中国市场有望达到 4.40 亿美金，具有较大的发展前景。根据全球 CMP 材 料领先企业 Cabot 市场预估，预计未来全球 CMP 市场复制增长率约 6%。随着 未来国内晶圆厂大幅投产，测算预计未来 5 年中国 CMP 抛光垫市场规模增速 可超 10%，至 2023 年可达约 4.40 亿美金。

本篇文章来源于微信公众号: 行业研究报告